In die afgelope jaar, met die vinnige ontwikkeling van rekenaars, digitale netwerke en televisietegnologieë, het die vraag na mense van hoë gehalte televisiebeelde steeds toegeneem, en my land se radio- en televisiebedryf het vinnig en vinnig ontwikkel. Die digitale TV-satellietuitsending, wat vier jaar gelede van stapel gestuur is, het nou 'n aansienlike skaal gevorm. Digitale video-opname, digitale spesiale effekte, nie-lineêre redigeringstelsels, virtuele ateljees, digitale uitsaaivoertuie, netwerk-hardeskyf-skikkings en digitale digitale afspeelstelsels het agtereenvolgens CCTV en provinsiale en munisipale TV-stasies betree. Die standaard hoë-definisie digitale TV SDTV / HDTV is gelys as 'n groot nasionale wetenskaplike navorsingsbedryf, en die loodsuitsending is op die Central Radio and Television Tower uitgevoer. Op die oomblik is die produksie van digitale televisieprogramme in die land en die landelike uitsaai van my land intensief bevorder, en die 'Elfde Vyfjaarplan' sal die voorbereidingsperiode wees vir die algehele verskuiwing van my land se digitale televisie, en 'n belangrike fase van die oorgang. van die uitsaai- en televisiestelsel van analoog na digitaal.
Hierdie ontwerp is ontwerp om hierdie tendens die hoof te bied en te voldoen aan die groot markvraag na multikanaals ASI / SDI optiese transmissietoerusting vir digitale digitale sein. Dit is 'n optiese transmissietoerusting wat tydverdeling multiplexing tegnologie gebruik om gelyktydig twee ASI / SDI digitale videosignale in 'n optiese vesel uit te stuur. Hierdie ontwerp kan 'n stewige grondslag lê vir die ontwikkeling van meer hoëspoed-asynchrone optiese transmissietoerusting vir digitale sein.
1. Stelsel implementeringsplan
Die ASI / SDI seriële sein word deur die gelykmakingskring hervorm en in 'n stel differensiële seine omgeskakel; dan word die horlosie in die sein deur die klokherwinningsstroombaan gehaal vir gebruik in die volgende dekodering en sinchronisasie van die sein; Nadat dit deur die dekoderingskring is, word die seriële hoëspoedsein omskep in 'n parallelle laespoedsein om voor te berei vir die volgende elektriese multiplexingproses; laastens word die asynchrone sein met die plaaslike elektriese multiplexing-klok gesinkroniseer deur die aanpassing van die FIFO-kring, waardeur die plaaslike elektriese multiplexing besef word; Dit word dan aan die ontvangkant oorgedra deur die elektriese / optiese omskakeling van die optiese module. Na ontvangs van die sein gaan die ontvangende einde deur 'n reeks omgekeerde omskakelingskringe om die oorspronklike ASI / SDI-seriële sein te herstel om die hele transmissieproses te voltooi.
In hierdie ontwerp is die elektriese multiplexing tegnologie van ASI / SDI seine die sleutel tot die hele tegniese skakel. Omdat die ASI / SDI-seinkoers wat benodig word vir kragmultipleksering in die projek baie hoog is, bereik die standaardtempo 270Mbit / s, en dit is nie 'n homoloë seinmultipleksering nie, dit is moeilik en onekonomies om die sein direk te multiplexeer, en dit moet word eers herstel. Die horlosie van elke sein skakel die hoëspoed-seriële sein om in 'n laespoed-parallelle sein, en pas dan die kloksnelheid van elke sein deur die FIFO-skyfkring aan om sinchronisasie met die plaaslike horlosie te bewerkstellig, en multiplexeer dan die twee elektriese seine deur die programmeerbare skyfie, en besef dan die tydverdeling multiplex transmissie. Eers na hierdie reeks seinverwerkingsprosedures kan 'n gladde demultiplekseringsproses aan die ontvangkant bereik word, wat ook die belangrikste tegniese punt van die ontwerp is.
Daarbenewens is die vergrendeling van elektriese multiplexing ook 'n probleem. Hoe meer seinkanale, hoe hoër die spoed, hoe moeiliker is dit om te sluit, en hoe hoër is die tegniese vereistes vir die uitleg van die PCB-bord. Hierdie probleem kan baie goed opgelos word deur verskillende behandelings, soos redelike plasing van verskillende komponente en wetenskaplike filtering van rommel.
2. Hardeware stroombaan
In hierdie ontwerp is die belangrikste gebruik die nuutste kragtige en stabiele digitale video-skyfiestel van National Semiconductor. Die dekodering- en seriële / parallelle omskakelingsskyfie is CLC011; die koderings- en parallel / seriële omskakelingskyfie is CLC020; die klokherstelskyfie is LMH0046; die aanpasbare kabelvergelykingskyfie is CLC014; die CPLD-skyfie is LC4256V van LATTICE; die FIFO-skyf is IDT72V2105 van IDT.
Die gelykmakingsgedeelte van die stroombaanverwerkingsproses word in Figuur 2 getoon. Uit Figuur 2 kan gesien word dat die ASI / SDI-seriële sein met enkel-einde hervorm is nadat dit deur die gelykmakingskring is en in 'n stel differensiële seine omgeskakel word, wat gereed vir die daaropvolgende klokherstelproses. Nadat die gelykmakingskring geslaag is, word die seinkwaliteit aansienlik verbeter, en die inset- en uitsetsein golfvorms word vergelyk soos getoon in Figuur 3.
Figuur 2 Balanseer deel van die kringverwerkingsproses
Figuur 3 Golfvorm vergelyking van gelykmakingskring
Die klokherstelgedeelte van die kringverwerkingsproses word in Figuur 4 getoon. Uit Figuur 4 kan gesien word dat die werkmodus van die skyfie korrek ingestel is; 'n 27M-klok word plaaslik voorsien vir die gebruik van die klokherstelskyfie, die gebalanseerde hoë -spoeddifferensiële sein word ingevoer na die skyfie en die seriële sein word herwin nadat die skyfie verwerk is. Die kloksignaal daarin word deur die volgende dekoderingsgedeelte van die stroombaan gebruik. Terselfdertyd kan die skyf ook klokherstel vir hoë-definisie-seine ondersteun.
Figuur 4 Klokherstelgedeelte van die kringverwerkingsproses
Die proses om 'n gedeelte van die stroombaan te dekodeer, word in Figuur 5 getoon. Uit Figuur 5 kan gesien word dat die seriële klok en die seriële data wat deur die klokherstelskyfie herwin word, na die dekodeerderskyfie ingevoer word, na seriële / parallelle omskakeling, 10-bis parallelle data en 27M parallelle klok word uitgevoer om die klok voor te berei vir die volgende FIFO-stroombaan Pas die gebruik aan. Die tyddiagram van die seine in elke werkmodus word in Figuur 6 getoon.
Figuur 5 Dekodering van 'n gedeelte van die kringverwerkingsproses
Figuur 6 Signaaltyddiagram van elke modus
Die EIEU-deel van die kringverwerkingsproses word in Figuur 7 getoon. Onder hulle gebruik die leesklok die 27M parallelle klok wat deur die koderingskring herwin is, en die skryfklok gebruik die plaaslike 27M-klok. Die 10-bit parallelle sein wat deur die FIFO gaan, word met die plaaslike klok deur aanpassing gesinkroniseer om voor te berei op die daaropvolgende invoer na die CPLD vir elektriese multiplexing. Die elektriese multiplexingprosedure van CPLD is soos volg, waaronder 2BP-S die multiplexingprosedure is, en 2BS-P die demultiplexingprosedure.
Figuur 7 EIEU deel van die kringverwerkingsproses
Argitektuur SKEMA van 2BP-S is
SEIN gnd: std_logic: = '0';
SEIN vcc: std_logic: = '1';
Sein N_25: std_logic;
Sein N_12: std_logic;
Sein N_13: std_logic;
Sein N_15: std_logic;
Sein N_16: std_logic;
Sein N_17: std_logic;
Sein N_21: std_logic;
Sein N_22: std_logic;
Sein N_23: std_logic;
Sein N_24: std_logic;
Begin
I30: G_D-poortkaart (CLK => N_25, D => N_13, Q => N_22);
I29: G_D-poortkaart (CLK => N_25, D => N_16, Q => N_23);
I34: G_OUTPUT-poortkaart (I => N_22, O => Q0);
I33: G_OUTPUT-poortkaart (I => N_23, O => Q1);
I2: G_INPUT-poortkaart (I => CLK, O => N_25);
I7: G_INPUT-poortkaart (I => A, O => N_12);
I8: G_INPUT-poortkaart (I => LD, O => N_21);
I6: G_INPUT-poortkaart (I => B, O => N_15);
I12: G_2OR-poortkaart (A => N_17, B => N_24, Y => N_16);
I16: G_2AND1 Port Map (AN => N_21, B => N_22, Y => N_24);
I21: G_2AND-poortkaart (A => N_21, B => N_12, Y => N_13);
I20: G_2AND-poortkaart (A => N_21, B => N_15, Y => N_17);
Einde SKEMATIES;
Argitektuur SKEMA van 2BS-P is
SEIN gnd: std_logic: = '0';
SEIN vcc: std_logic: = '1';
Sein N_5: std_logic;
Sein N_1: std_logic;
Sein N_3: std_logic;
Sein N_4: std_logic;
Begin
I8: G_OUTPUT-poortkaart (I => N_4, O => Q0);
I1: G_OUTPUT-poortkaart (I => N_5, O => Q1);
I2: G_INPUT-poortkaart (I => CLK, O => N_3);
I3: G_INPUT-poortkaart (I => SIN, O => N_1);
I7: G_D-poortkaart (CLK => N_3, D => N_4, Q => N_5);
I4: G_D-poortkaart (CLK => N_3, D => N_1, Q => N_4);
Einde SKEMATIES;
Die koderingsgedeelte van die kringverwerkingsproses word in Figuur 8 getoon. Na ontvangs van die data, herwin die ontvangende optiese module die parallelle data en sinchrone horlosie deur die demultiplekseringsprogram van die CPLD, en herwin dan die oorspronklike hoëspoed-seriële sein deur die koderingskyfie-stroombaan, wat uiteindelik deur die transmissietoestel uitgevoer word nadat dit deur die kabeljaerskyfie aangedryf is. Voltooi die hele oordragproses. Onder hulle word die seinvolgorde van die koderingskringdeel in Figuur 9 getoon.
Figuur 8 Kodeer deel van die stroombaanverwerkingsproses
Figuur 9 Signaaltyddiagram van die koderingskring
3. slotopmerkings
Die ontwerp van die CPLD-gebaseerde asynchrone ASI / SDI sein elektriese multiplexing optiese transmissietoerusting gebruik die nuutste ASI / SDI sein elektriese multiplexing / demultiplexing tegnologie, wat die tydverdeling multiplexing transmissie van twee seine kan realiseer, ter vervanging van die vorige golf division multiplexing Die tegnologie -gebaseerde multi-kanaal asynchrone sein-oordragmodus bespaar produksiekoste en verbeter die mededingendheid van die mark verder.
Ons ander produk:
