Elektroniese entoesiasnetwerk Kernwenk: Toegeken NIOS® II Embedded Processor C Taal na Hardeware (C2H) Versnellingsamesteller Transformeer die Hardewareversneller in FPGA na die FPGA, wat hoër tydvereistes vereis.
Kenmerke: (1) ANSI / ISO C kode knoppie versnelling (2) Streng intensiteit van sagteware ontwerp prosesse (3) Direkte verbinding van hardeware versneller en CPU geheue kartering (4) Naatlose ondersteuning wysers en skikkings (5) Doeltreffende geheue verwerking vertraging voorspellende versending en pyplyn Verminder kragverbruik deur hardeware te verhoog. Stelselontwerpervaring is nog altyd oorweeg om hardeware te verhoog om kragverbruik te verhoog. Versigtige gebruik van hardewareversneller breek egter hierdie ervaring: toenemende hardeware sal kragverbruik verminder. Deur die algoritme te analiseer, word die toepaslike versneller in programmeerbare logika geïmplementeer, wat nie net die ontwerpprestasie van die ingebedde rekenaarstelsel verbeter nie, maar ook kragverbruik verminder.
As so 'n voorbeeld in ag geneem word, wil die ingebedde ontwerper hê dat die verwerker die program op 'n 80 MHz moet uitvoer, en die algoritme van die groot berekeningsbedrag in 'n laer klokfrekwensie deïnstalleer. Soos in Tabel 1 getoon, in die werklike toets, loop die ingebedde verwerker die toepassingskode op 80 MHz, en die 5 hardewareversneller loop teen 1 MHz, en die stelselwerkverrigting het met 6 keer toegeneem, en die stelsel se kragverbruik word verminder met 55%.
Verbeter die werkverrigting van ingebedde sagteware grootliks Vir sagteware-ingenieurs wat ingeboude toepassingswerkverrigting moet verbeter, is hardewareversnelling die belangrikste hulpmiddel. Die hardewareversneller kan die voordele van die FPGA-parallelle verwerkingstruktuur ten volle speel, in vergelyking met die algemene SVE, wat meer rekenaarwerk per kloksiklus voltooi, en werkverrigting het verskeie bestellings verbeter. Verwys asseblief na Tabel 2 vir die prestasie en area resultate van verskeie algemene ingebedde algoritmes.
Tabel 1 Let wel: Stelselhulpbronne verbeter die logiese eenheid-ekwivalensiekoste van die in-chip hulpbronne, soos vermenigvuldigers en geheue, wat die koste toon nadat versneller en buffer bygevoeg is. Hierdie data dui aan dat die NIOS II C2H-samesteller stelselwerkverrigting aansienlik kan verbeter met minimale koste en hulpbron.
Bekende sagteware-ontwerpproses Tot dusver is dit nog altyd met die hand na die hardewareversneller gedeïnstalleer, net daardie ontwikkelaars met gereedskap, ondervinding en tyd kan hierdie tegnologie gebruik om registeroordraggraad (RTL) modules te vestig, te toets en in die verwerkerstelsel geïntegreer te word. Die NIOS II C2H-samesteller vestig en integreer outomaties hardewareversneller, en die ontwikkelingstyd word met 'n paar minute 'n paar minute verkort.
As jy voorheen Eclipse-gebaseerde NIOS II Geïntegreerde Ontwikkelingsomgewing (IDE) gebruik het, sal dit baie eenvoudig wees om Nios II C2H te gebruik. Die werk wat jy moet doen is: Ontleed die sagteware-kode om die funksie van die prestasie-bottelnek te bepaal.
Merk die verlangde funksie in die NIOS II IDE, regs-kliek Versnelling.
Kyk na die gedetailleerde C2H-samestellerverslaglêer om die eenvoudige C-kode-optimalisering te bepaal.
Optimaliseer en herhaal totdat die verlangde prestasie bereik word.
Bereik vinnig die werkverrigtingvereistes van jou toepassing, en stel produkte vooraf bekend.
Die NIOS II C2H-samesteller laat jou toe om jou toepassingsalgoritme vinnig doeltreffend in ontwerpruimte te optimaliseer, wat slegs vir sagteware-implementering is. Jy moet net regs klik op die spoed.
Bestelinligting Jy kan nou die NIOS II C2H-samesteller bestel. Verwys asseblief na die prys en bestelinligting van Tabel 2. Jy kan die NIOS II Embedded Design Set (EDS) aflaai en gratis evalueer. Kontak asseblief jou plaaslike Altera verkoopsverteenwoordiger vir meer inligting.
Ons ander produk:
